本技术涉及一种多核处理器的数据访问请求发送技术,旨在提升数据处理效率。该技术由主节点负责执行,核心步骤包括:识别主节点管理队列的实时处理能力,以及在特定时间点处理数据访问请求的优先级。
背景技术
半导体工艺的迅速发展使微处理器的速度和集成度越来越高,处理器设计者可以利用来实现芯片的晶体管资源的数目和种类都不断增加,单片多处理器(ChipMultiprocessors,CMP)也称多核处理器,逐渐成为高性能通用处理器的主流,在CMP中,片上网络数据传输策略的目标是以相对低的通信开销、功耗消耗、响应延迟等代价,高带宽的满足处理器核对数据访问和高速缓存一致性(Cache Coherence)维护的需求,降低片上网络的拥塞。
相关技术中,CMP中主节点无法及时处理的数据访问请求将会在片上网络等待,占据片上网络各路由节点(Router)的缓冲区(Buffer)资源,而导致片上网络的阻塞。
实现思路