本技术涉及一种印制电路板上的罗氏线圈装置,旨在减少相邻导体的干扰。该装置通过在电路板的凸台上布置线圈来构建罗氏线圈,并在左右凸台间增设第三组线圈,其绕制方向特别设计以优化性能。
背景技术
大功率压接式绝缘栅双极晶体管(IGBT)是模块化多电平换流器、高压直流断路器等柔性直流输电设备的核心器件,IGBT的运行可靠性直接影响电力设备的安全性,在压接式IGBT中,大量并联芯片的均流和老化特性是其运行可靠性受到广泛关注的关键问题。
印制电路板罗氏线圈(PCBRC)通过测量通断暂态过程中的didt,作为IGBT多芯片均流和老化特性的直观检测方法。但压接式IGBT芯片载流导体相邻程度较高,必须认真考虑相邻导体对RC的磁场干扰。现有技术提出了一种在矩形线圈转角处设计更紧密绕组的抗干扰方法,但其优化设计原理尚未揭示,缺乏具体的设计标准,而且转角处更紧密的绕组会受到转角空间的限制,不具有良好的普适性。对于像现场可编程门阵列测试板这样的球栅阵列(BGA)封装设备的电流测量也存在类似的问题。然而,由于电流处于毫安级别,测量结果自然显示出对由相邻球或电源引起的杂散场的可接受的屏蔽效果。相比之下,在高功率电弧炉中,由多分支导体承受的电流可以达到百千安级别(300kA)。平行导体之间的距离可以大到160mm,这为结构参数设计提供了更广阔的空间。得益于各种可能性和RC结构参数的优化设计,相邻导体对RC的磁场干扰也可以减少到相当低的水平。在压接式IGBT中,平行芯片中的测量电流比BGA封装设备大得多,且平行相邻导体之间的距离比高功率电弧炉小得多。因此,相邻导体对RC的磁场干扰不能自然接受。高功率电弧炉中的RC参数设计方法也不适用于压接式IGBT中平行芯片的瞬态电流测量。
实现思路