本技术公开了一种动态存储器结构及其操作方法,涉及存储器领域,该动态存储器结构包括:写选通器件、读选通器件和电容;写选通器件的第一端、读选通器件的第一端和电容的第一端连接在一起;写选通器件的第二端为数据写入端;读选通器件的第二端为数据读出端;电容的第二端为选通端,电容的第二端连接在字线上;写选通器件与读选通器件均为单向导通,且写选通器件与读选通器件的导通模式均为阈值开启;其中,写选通器件的导通阈值电压小于读选通器件的导通阈值电压。本发明分别为写入和读出配制选通器件,并且写选通器件的导通阈值电压小于读选通器件的导通阈值电压,这样可以使得读选通器件的亚阈值漏电流大大降低,提升了存储器的数据保持时间。
背景技术
随着电子设备对更高性能和更小尺寸的需求不断增长,动态随机存取存储器(DRAM)的设计和制造面临着前所未有的挑战。DRAM依赖于电容器来存储数据,但随着尺寸的不断缩小,保持足够的存储容量和稳定性变得越来越困难。密度问题:随着摩尔定律的推进,存储器的密度需要以指数级增长。然而,DRAM的电容器在缩小到纳米尺度时,会面临量子隧穿效应,这可能导致数据丢失。此外,电容器的物理尺寸缩小也限制了它们存储电荷的能力,从而影响存储密度。尺寸微缩困境:为了提高集成度和降低成本,DRAM的制造工艺需要不断微缩。但是,当尺寸缩小到一定程度时,制造过程的复杂性和成本会显著增加。例如,制造过程中的光刻技术在更小的尺度上会遇到分辨率限制,导致制造难度增加。
2022年华中科技大学公开了一种新型结构的动态存储器件结构(CN2021112803491),为下一代高密度动态存储器提供了一种可行方案,其基本结构是1S1C,由OTS选通管串联电容构成,利用OTS控制电容充放电来实现数据存储的功能,得益于其简单的结构以及对材料的宽松条件,可以实现类似于3D NAND结构的三维堆叠,但受限于OTS选通管本身较大的漏电流,其数据保持时间<1ms,这一缺点可能限制其进一步应用。
实现思路